Projektovanje namenskih računarskih struktura u obradi signala

Slides:



Advertisements
Сличне презентације
Организација улаза/излаза
Advertisements

ARITMETIČKO LOGIČKA JEDINICA
СТАБИЛИЗАЦИЈА РАДНЕ ТАЧКЕ
69. Основне сметње и њихово отклањање.
VISOKA TEHNIČKA ŠKOLA STRUKOVNIH STUDIJA ZVEČAN
Програмски језик Parallaxis
PRIMENA OBRAZOVNIH TEHNOLOGIJA NA UNIVERZITETU
Elektronički logički sklopovi i registri
1. UVOD Elektroenergetski sistem: Velik, složen i dinemički sistem;
Digitalna obrada signala u FPGA
INSTRUMENTALNA ANALIZA REGRESIJA I KORELACIJA
ISPITIVANJE KVALITETA SOFTVERSKI GENERISANIH SEGMENATA U OBLASTI VREMENSKE SLOŽENOSTI ALGORITAMA ZA AUTOMATIZOVANO SASTAVLJANJE ISPITA     Đorđe Pešić,
DIGITALNA MODULACIJA.
PROJEKTOVANJE TEHNOLOGIJE ZAVARIVANJA
Optimizacija dinamičkog odziva kod sepic dc/dc pretvarača
Мерни ланци Провера: Машински елементи
Nastavna jedinica: 1.5. Elektronički logički sklopovi i registri
Periferije Periferije predstavljaju tip računarskog hardvera koji se dodaje glavnom delu računara radi unapređenja njegovih sposobnosti Termin periferije.
Matična ploča,dodatne kartice,kućište
OSNOVNI ELEMENTI PLC KONTROLERA
Tehnička kultura 8, M.Cvijetinović i S. Ljubović
Предавач: Маја Димитријевић Асистент: Јована Сабљић
Parametarska sinteza regulatora (izbor parametara)
PRIMJENA RAČUNARA U UPRAVLJANJU PROCESIMA
ПРОПОРЦИОНАЛНО-ИНТЕГРАЛНИ PI РЕГУЛАТОР
Upravljanje kvalitetom
Nastavna jedinica: 1.5. Elektronički logički sklopovi i registry
ИНВЕРТОРИ.
AGREGATI, BATERIJE I AKUMULATORI
Katedra za elektroniku
ИНТЕГРАЛНИ-I РЕГУЛАТОР
PC Istorija računara.
Увод у организацију и архитектуру рачунара 1
Digitalna induktorska centrala
Модели информационо-комуникационог система
OSI referentni model Miljan G. Jeremić.
Техничка школа Шабац Предмет: рачунарство и информатика
FAKULTET TEHNIČKIH NAUKA DEPARTMAN ZA PROIZVODNO MAŠINSTVO
Logički sklopovi Zadaci.
Мотори са спољашњим сагоревањем Мотори са унутрашњим сагоревањем
ZAŠTITA OD GUBITKA POBUDE I KOORDINACIJA SA LIMITEROM MINIMALNE POBUDE
ИНВЕРТОРИ.
RAČUNARSKE MREŽE.
Uređaji koji služe ljudima u svakodnevnom životu i industriji.
Aleksandar Manić.
PROJEKTOVANJE TEHNOLOGIJE ZAVARIVANJA
KARDANOV ZGLOB.
Projektovanje namenskih računarskih struktura u obradi signala
ЖЕНЕ НА ЕТФ-у Универзитет у Београду, Електротехнички факултет
CRNOGORSKI KOMITET MEĐUNARODNOG VIJEĆA ZA VELIKE ELEKTRIČNE MREŽE - CIGRE RAZVOJ I REALIZACIJA SISTEMA RADIO DALJINSKOG UPRAVLJNJA NA ELEKTRIČNIM MOSTNIM.
ZAMAJAC.
Projektovanje namenskih računarskih struktura u obradi signala
ITER Vanja Veruševski II-7.
SCSI Small Computer System Interface
TEHNOLOGIJA ZAVARIVANJA
Структура програма у Паскалу
TEHNOLOGIJA MAŠINOGRADNJE
Анализа структуре.
Logičko projektovanje računarskih sistema 2
Класификација паралелних система
Logičko projektovanje računarskih sistema 2
STROJNA I PROGRAMSKA OPREMA RAČUNALA
Процесорска поља Организација процесорских поља
Analogno-digitalna pretvorba
Analiza i prikaz mjerenja ugrađenog monitoringa vibracija, vazdušnog zazora i magnetnog fluksa na HE „Perućica“ VI SAVJETOVANJE CG KO CIGRE Bečići, 14.
Obrada audio signala Multimedijalni sistemi Elektrotehnički fakultet
Prof. dr Vlado Simeunović OSNOVE RAČUNARSKE TEHNIKE vlado
Otkriće tranzistora godine William Shockley, John Barden i Walter Brattain su otkrili tranzistor koji je zamijenio elektronsku cijev i tako omogućio.
MREŽNA TOPOLOGIJA I LOGIČKA ORGANIZACIJA MREŽE
Транскрипт презентације:

Projektovanje namenskih računarskih struktura u obradi signala Univerzite u Novom Sadu Fakultet Tehničkih Nauka Katedra za računarsku tehniku i međuračunarske komunikacije Projektovanje namenskih računarskih struktura u obradi signala ULAZNO IZLAZNI PODSISTEM

ULAZNO IZLAZNI PODSISTEM Sprega DSP jezgra sa okruženjem se realizuje preko jedne magistrale Od strane spoljnih U/I jedinica (A/D, D/A, CODEC) omogućeno je generisanje prrekida Periferne jedinice i periferni sprežni sistem su veoma važni kod razmatranja koji DSP treba izabrati

SERIJSKI SPREŽNI SISTEM Svi Digitalni Signal Procesori sadrže neku varijantu seriske komunikacione sprege, radi povezivanja DSP-ja sa širokom spektrom komunikacionih uređaja AD/DA konvertori CODEC Standardni prolaz čine četiri voda: takt, signal sinhronizacije okvira (FSYNC), prijem i predaja podataka

VREMENSKI DIJAGRAMI SERIJSKOG SPREŽNOG SISTEMA Svi serijski sprežni sistemi pretpostavljaju da predajnik menja podatke na jednoj ivici takta (rastuća ili opadajuća) a podaci su stabilni (ne menjaju se na drugoj ivici) Signal sinhronizacije okvira (frame sync). ukazuje prijemniku poziciju prvog bita reči podatka na serijskoj liniji podataka

SINHRONIZACIJA NA NIVOU OKVIRA

GENERISANJE SERIJSKOG TAKTA DSP imaju kola za generisanje serijskog bit-takta u serijskom sprežnom sistemu Serijski generatori takta obično proizvode takt serijskih bita deljenjem glavnog takta DSP nekom vrednošću

PARALELNI SPREŽNI SISTEM Nasuprot serijskoj komunikacionoj sprezi kod paralelnih prolaza biti se šalju i primaju paralelno u tipičnom slučaju 8, 16 ili 32 bita istovremeno. Serijski prolaz nije tako brz kao paralelni

PARALELNI SPREŽNI SISTEM Primer interne strukture bloka za paralelni sprežni sistem

MULTIPLEKSU SA VREMENSKIM DELJENJEM (TDM) Sinhroni serijski sprežni sistem se ponekad koriste za spajanje više od dva DSP procesora

KOLA ZA VREMENSKU KONTROLU Kola za vremensku kontrolu se koriste za brojanje događaja i generisanje odgovarajućih prekida Vrednost predbrojača Vrednost predbrojača Generisanje impulsa po dostizanju nule 16 16 PREDBROJAČ PREDBROJAČ CLK Prekid Spoljašnja nožica RESET