Архитектура и програмирање микропроцесора Intel 8086

Презентација на тему: "Архитектура и програмирање микропроцесора Intel 8086"— Транскрипт презентације:

1 Архитектура и програмирање микропроцесора Intel 8086
Историјат развоја Модел процесора 8086 Програмски модел Организација меморије Адресни начини рада

2 Историјат развоја 1971. први микропроцесор уопште: четворобитни Intel 4004. Нешто касније и осмобитни процесор 8008, а затим и осмобитни следбеници 8080 (1973) и 8085 (1977). Први 16-битни микропроцесор уопште је Intel 8086 (1978). Током наредних 20-так година следила је серија све моћнијих микропроцесора, како Intel-ових тако и других произвођача.

3 Историјат развоја Intel је код свих процесора задржао компатибилност!
Из тих разлога, проучавање процесора 8086 је важно као родоначелника касније серије 80x86. Скуп инструкција овог процесора може се посматрати као подскуп скупа инструкција наредних генерација.

4 Сл. 1. Блок шема микропроцесора 8086.
Модел процесора 8086 Интерна магистрала података Извршна јединица (EU) Једница за спрегу са магистралом (BIU) Сл. 1. Блок шема микропроцесора 8086.

5 Модел процесора 8086 Микропроцесор 8086 организован је у две јединице (сл. 1): Извршна јединица (EU – Execution Unit). Једница за спрегу са магистралом (BIU – Bus Interface Unit).

6 Модел процесора 8086 Сл. 2. Извршна јединица. маркери ALU AH AL BH BL
CH CL DH DL BP DI SI SP ALU маркери Интерна магистрала података Сл. 2. Извршна јединица.

7 Модел процесора 8086 Сл. 3. Једниница за спрегу са магистралом. CS ES
SS DS сабирач Интерна магистрала података IP сегментни регистри 6 5 4 3 2 1 ред чекања инструкција Јединица за генерисање адреса и управљање магистралом Магистрала података Адресна магистрала Сл. 3. Једниница за спрегу са магистралом.

8 Модел процесора 8086 BIU преко адресне магистрале и магистрале података обезбеђује спрегу процесора са меморијским и У/И подсистемом а преко интерне маги-страле са функционалним јединицама процесора. EU прихвата кодове инструкција од BIU, извршава инструкције и смешта резултате у интерне регистре. Преко BIU ови резултати могу се сместити у меморију или послати на излаз.

9 Модел процесора 8086 У току рада између BIU и EU постоји преклапање у обављању њихових задатака. Активности ове две јединице могу се описати на следећи начин: BIU поставља IP на адресну магистралу и прибавља реч/бајт из меморије. IP се инкрементира (колико – то зависи од обима инструкције),

10 Модел процесора 8086 Инструкција прихваћена од стране BIU смешта се у ред чекања. Ако је ред чекања био празан EU одмах добавља ту инструкцију и почиње да је извршава. Док EU извршава инструкцију BIU прибавља наредну инструкцију. У зависности од времена извршења прве инструкције, BIU може да попуни ред чекања са неколико нових инструкција пре него EU буде спремна на изврши наредну.

11 Модел процесора 8086 Постоје 3 разлога која могу да уведу EU у стање чекања (wait mode): Инструкција захтева приступ меморијској локацији која није у реу чекања. Код инструкција типа jump ред чекања се празни и потом поново пуни инструкцијама почев од циљне адресе гранања. EU извршава “спору” инструкцију.

12 Програмски модел Програмски модел микропроцесора приказује типове интерних регистара доступних програмеру. При томе, показивач инструкција IP није доступан програмеру директно и у суштини је део BIU.

13 Програмски модел Скуп регистара видљивих програмеру:
Осам 16-битних регистара: AX-DX, SP, BP, SI и DI. Прва четири могу се поделити на по два 8-битна регистра. Четири 16-битна сегментна регистра. 16-битни показивач наредби. 16-битни регистар стања.

14 Сл. 4. Програмски модел микропроцесора 8086.
AH AL AX акумулатор BH BL BX базни регистар CH CL CX бројач DH DL DX регистар података SP показивач магацина BP базни показивач SI индекс извора DI индекс одредишта CS програмски сегмент DS сегмент података SS сегмент магацина ES додатни сегмент IP показивач наредби регистар стања SRH SRL SR Сл. 4. Програмски модел микропроцесора 8086.

15 Сл. 5. Распоред маркера у регистру стања.
Програмски модел X OF DF IF TF SF ZF AF PF CF бит позиција Регистар стања SRH SRL Сл. 5. Распоред маркера у регистру стања.

16 Програмски модел Бит позиција Назив Функција CF
CF Маркер преноса (Carry Flag) 2 PF Маркер парности (Parity Flag) - сетује се ако нижи бајт резултата има паран број јединица 4 AF Поставља се ако постоји пренос или позајмица од ниже тетраде AL регистра 6 ZF Маркер нула (Zero Flag) 7 SF Маркер знака (Sign Flag) 8 TF Маркер рада корак по корак (Single step Flag) – када се сетује после инструкције генерише се прекид 9 IF Дозвола рада прекида (Interrupt enable Flag) 10 DF Маркер смера преноса (Direction Flag) - када је сетован инструкције за рад са низовима декрементирју индексни регистар 11 OF Маркер прекорачења (Oveflow Flag)

17 Организација меморије
Укупан меморијски простор дели се на неколико сегмената. Процесор је ограничен на прихватање инструкција и података само из ових сегмената. Оваква метода адресирања назива се сегментно адресирање. Меморија је бајтовски оријентисана са Little Endian редоследом.

18 Организација меморије
8086 има 20 адресних линија што омогућава генерисање 220 различитих адреса (1МB), тј. адресирање битних речи. Симултани приступ 16-битним речима из бајтовски оријентисане меморије омогу-ћен је постојањем парне и непарне меморијске банке.

19 Организација меморије
бајт 8 бајт 6 бајт 4 бајт 2 бајт 0 . бајт 9 бајт 7 бајт 5 бајт 3 бајт 1 парна банка непарна банка 16-битне речи Сл. 6. Читање 16-битних речи из парне и непарне меморијске банке.

20 Организација меморије
Могуће је читати и 16-битне речи које почињу на непарним адресама. У том случају процесор мора да обави два циклуса читања. бајт 7 бајт 6 бајт 5 бајт 4 1. читање 2. читање реч која почиње на непарној адреси

21 Организација меморије
У оквиру укупног адресног простора од 1MB микропроцесор 8086 дефинише четири сегмента величине 64kB: сегмент кода, сегмент магацина, сегмент података и додатни сегмент.

22 Организација меморије
Четири сегментна регистра се користе да у оквиру укупног меморијског простора указују на базну адресу сваког сегмента. Да би могао да се адресира читав адресни простор додају се 4 нуле на позицији најмање тежине, што има ефекат као да су сегментни регистри поможени са 16.

23 Организација меморије

24 Организација меморије
Сегменти се могу делимично или чак потпуно преклапати (CS=DS=ES=SS). Меморијске локације које не припадају текућем сегменту нису доступне пре редефинисања садржаја сегментних регистара.

25 Адресни начини рада MOV BX, CX
Фамилија Intel 80x86 користи двооперандски формат инструкција при чему је први операнд одредишни а други изворни. MOV BX, CX одредишни операнд изворни операнд

26 Адресни начини рада Постоји велики број адресних начина рада (CISC процесор!). Неки од адресних начина рада присутни су код свих чланова фамилије, а неки тек од процесора надаље. Ми ћемо, срећом, да се бавимо само оним начинима адресирања који постоје код 8086.

27 Адресни начини рада Код 8086 можемо препознати пет врста операнада:
регистарски операнди, константе и три начина адресирања меморијских операнада.

28 Адресни начини рада Сходно томе, имамо пет адресних начина рада (мада, са више детаља посматрано, можемо посматрати чак 17 различитих начина адресирања): Регистарско адресирање; Непосредно адресирање; Директно адресирање; Индиректно адресирање; Индексно адресирање.

29 Адресни начини рада MOV BX, AX
Регистарско адресирање подразумева да је операнд у неком од регистара. Битно је да операнди буду истог обима (оба 8-битна или оба 16-битна) MOV BX, AX Регистар AX Регистар BX извор одредиште генерисање адресе

30 Адресни начини рада Оба операнда mov инструкције не могу бити истовремено у сегментним реги-стрима. mov ax, cs mov ds, ax Сегментни регистар CS не може бити одредиште mov инструкције, јер пар CS:IP одређује адресу наредне инструк-ције.

31 Адресни начини рада MOV CH, 3Ah
Непосредно адресирање подразумева да је операнд специфициран у оквиру инструкције. MOV CH, 3Ah податак 3Ah Регистар CX извор одредиште генерисање адресе

32 Адресни начини рада MOV BL, 44 ; kopira se dekadno 44 u BL
MOV BL, 44h ; kopira se heksadekadno 44 u BL MOV AL, ‘A’ ; kopira se ASCII znak ‘A’ u AL MOV AX, ‘AB’ ; kopira se ASCII ‘BA’ (4241h) u AX MOV CL, b ; kopira binarno u CL

33 Адресни начини рада MOV [1234h], AX
Директно адресирање односи се на операнд у меморији када се специфицира офсет у односу на одговарајући сегмент. MOV [1234h], AX регистар AX извор генерисање адресе одредиште DS*10h+DISP 10000h+1234h M[11234h] Напомена: претпоставили смо да је DS=1000h.

34 Адресни начини рада Уместо офсета могуће је навести лабелу која одговара некој променљивој дефинисаној у сегменту података. data1 DB 12H data2 DW 3456H … MOV AL, data1 MOV AX, data2 Лабела је дужине 6 знакова (код новијих процесора до 35) и почиње словом или $, _, ?.

35 Адресни начини рада MOV [BX], CL
Регистарско индиректно адресирање тиче се операнда у меморији чија је адреса (тачније, 16-битни офсет у оквиру сегмента података) у неком од регистара BP, BX, DI и SI. MOV [BX], CL регистар CL извор генерисање адресе одредиште DS*10h+BX 10000h+0300h M[10300h] Напомена: претпоставили смо да је DS=1000h, BX = 0300h.

36 Адресни начини рада У одређеним случајевима потребно је користити директиву BYTE PTR или WORD PTR да се специфицира обим операнда. Такође, директивом OFFSET се адреса неког податка (тј. офсет у односу на почетак сегмента података) може преузети у неки од регистара.

37 Адресни начини рада Базно-плус-индексно адресирање се такође односи на операнд у меморији. За формирање адресе користи се: базни регистар (BP или BX) који треба да садржи базну адресу неког поља података, и индексни регистар (DI или SI) који садржи релативну позицију податка у односу на базну адресу.

38 Адресни начини рада MOV [BX+SI], BP регистар BP извор
генерисање адресе одредиште DS*10h+BX+SI 10000h+0300h+0200h M[10500h] Напомена: претпоставили смо да је DS=1000h, BX = 0300h, SI=0200h.

39 Адресни начини рада MOV CL, [BX+4]
Регистарско релативно адресирање податка у меморији генерише адресу податка тако што сабира размештај са садржајем неког од BP, BX, DI или SI регистра. MOV CL, [BX+4] M[10304] извор генерисање адресе одредиште DS*10h+BX+4 10000h+0300h+4 Регистар CL Напомена: претпоставили смо да је DS=1000h, BX = 0300h,

40 Адресни начини рада MOV VEKTOR[DI], AL
Размештај се наводи у оквиру заграде, као у претходном примеру, или изван заграде. MOV VEKTOR[DI], AL Размештај је означени 16-битни број (код 8086/.../80286).

41 Адресни начини рада MOV POLJE[BX+SI], DX
Базно релативно адресирање са индексирањем формира адресу операнда тако што се сабере размештај и садржај базног и индексног регистра. MOV POLJE[BX+SI], DX регистар DX извор генерисање адресе одредиште DS*10h+POLJE+BX+SI 10000h+1000h+0300h+0200h M[11500h] Напомена: претпоставили смо да је DS=1000h, BX = 0300h, SI=0200h и POLJE=1000h.

42 Адресни начини рада Као што смо рекли, постоји 17 различитих меморијских начина рада: disp, [bx], [bp], [si], [di], disp[bx], disp[bp], disp[si], disp[di], [bx][si], [bx][di], [bp][si], [bp][di], disp[bx][si], disp[bx][di], disp[bp][si] и disp[bp][di].

43 Адресни начини рада Постоји лак начин да се запамти које комбинације дају легални адресни начин рада. Једноставно треба изабрати из сваке колоне следеће табеле највише један елемент.